 |
|
|
|
| Parts on Chip |
|
| Parts on Chip Technologyは抵抗やコンデンサといった受動部品を半導体チップ上に配置し、パッケージングする技術です。本タスクではPoCに適した薄抵抗部品を設計・試作し、接着フィルム付きの新しい供給形態を提案しています。このPoC技術を用い、世界最小USBフラッシュメモリを試作し、生産性、信頼性ともに良好であることを確認しています。 |
| |
 |
 PAGE UP |
| Chip on Parts |
|
| Chip on Parts TechnologyはSiPのデザイン・フレキシビリティーを向上させる為、受動部品を半田接続し、さらにその上に半導体チップを実装、パッケージングする技術です。この技術を使う事で、受動部品をICパッケージ周辺へ配置する事なく回路ブロックをコンパクトに集積化できるため、メモリーモジュールのようなアプリケーションに威力を発揮します。さらには「デジタル」＋「アナログ」など複数の回路ブロックを3次元実装するための基本的な構造となります。 |
| |
 |
| PAGE UP |
| Chip on Wire |
|
Chip on Wire TechnologyはDRAMなどセンターパッドでワイヤボンディングされたチップの上に、ペースト材を用い、さらにチップを積層する技術です。この技術を応用すれば、基板やチップ上に凹凸が存在しても、その形状を崩したり、接触すること無しにチップを積層することができます。ワイヤの交差や、ワイヤの流れを抑えることが可能で、ワイヤがチップ端部へ接触することもありません。
また、マウント荷重を制御することでペースト材のはみ出しも制御できることが分かっています。今後、色々な凹凸の上にチップを載せていく予定です。
|
| |
 |
| PAGE UP |
| 受動部品の最適化 |
|
| 受動部品の最適化では受動部品を半導体チップとともにパッケージングするため、サイズや接続方法の開発を行っています。従来のSMDではサイズが大きく、ICパッケージの中に内蔵させるには制約が多いためです。（特に高さ方向が問題で0603チップ抵抗でも300μmあります。）本タスクでは、高さ100μmとして、ワイヤボンド接続可能な片面端子を備える抵抗部品の試作に成功しました。次のターゲットとして薄型コンデンサを検討中です。 |
| |
 |
| 最新のタスクへ |
|
|
|
|
