SiP（System in Package）コンソーシアムは半導体パッケージング技術をベースとし 3次元・超小型・高密度実装の技術開発に取り組んでいます。

イビデン株式会社 加賀電子株式会社 株式会社キマンダジャパン 株式会社新川 新日本製鐵株式會社 J-SiP株式会社 住友ベークライト株式会社 田中電子工業株式会社 谷電機工業株式会社 大日本印刷株式会社 株式会社ディスコ 凸版印刷株式会社 日立化成工業株式会社 リンテック株式会社 株式会社ルネサス 東日本セミコンダクタ

技術部会のタスク 組織図 | VSP | PECSEL | 特性解析 組織図 SiPコンソーシアムではSystem in Package / System Integrated Packageのコアテクノロジーを開発すべく活動を進めており、現在も複数のタスクが同時進行中です。 SiPの発展のため、今後欠くことが出来ないと考えられ、かつ現状の技術でカバーできていないエリアを中心に、技術開発を進めています。 ここでは各タスクリーダーからタスクの概要をご紹介します。   PAGE UP VSP(V-Stacked Package) VSP(V-Stacked Package)は Vの文字が示す通り、「ピラミッド構造」を可能にする3次元実装技術です。 従来の「親亀子亀」の積層構造を覆し「子亀親亀」とすることで、PKGサイズの縮小・配線距離の短縮・ PKG内回路分離（D・A等）機能部品配置・基板配線の自由度向上。等が可能になり、超小型・高性能なSiP開発の為の要素技術として開発しました。 ＊ 現在、樹脂・テープ等数種の実装方法をラインナップ。 熱問題の検証・シミュレーション等完了し、実用化に向けて信頼性評価フェーズに入っています。   PAGE UP PECSEL(MEMS/Sensor in SiP) PECSEL(※1)とは、半導体パッケージに選択的な窓（穴）を設けることにより MEMS/センサなどを搭載してSiP化する技術です。 圧力、温度、湿度、光、音といった情報を半導体パッケージ内にあるMEMS/センサに導入し、MEMS/センサのインテグレーション化を目指しています。 ※1 PECSELとは、わずかな環境の変化にセンサ窓を通して感知するという『新しい機能』を付加した SiPパッケージという意味から名づけられました。 Perceive (bit of alternative) Environmental Change with Selective Window   PAGE UP 特性解析 SiPの開発において、コスト・開発期間・特性は重要な項目であり、高次元での最適化が望まれています。 SiPコンソーシアムでは、小型化・多機能化のために多くの構造、デザイン、材料検討をしてきましたが、複雑化していくSiPの開発においては、試作・評価にかかる時間も膨大になっています。 そこで開発過程においてシミュレーションツールを有効に活用する技術を蓄積し、「一発で動作するSiP」の開発を目指しています。   ［拡大画像］ 過去のタスクへ

個人情報保護方針